CENTRO UNIVERSITÁRIO RITTER DOS REIS
ĂNIMA EDUCAÇÃO
ROGER BRENDEL DA CUNHA

OTIMIZAÇÃO NO PROCESSAMENTO DE *WAFERS* NA MANUFATURA DE SEMICONDUTORES

Canoas
2023

ROGER BRENDEL DA CUNHA

OTIMIZAÇÃO NO PROCESSAMENTO DE *WAFERS* NA MANUFATURA DE SEMICONDUTORES

Trabalho de conclusão de Curso apresentado ao Curso de Graduação em Engenharia Mecânica do Centro Universitário Uniritter, como requisito parcial para obtenção do título de Bacharel.

Orientador: Prof. Adriano Menezes da Silva, Me.

Canoas
2023

ROGER BRENDEL DA CUNHA

OTIMIZAÇÃO NO PROCESSAMENTO DE *WAFERS* NA MANUFATURA DE SEMICONDUTORES

Este Trabalho de Conclusão de Curso foi julgado adequado à obtenção do título de Bacharel em Engenharia Mecânica e aprovado em sua forma final pelo Curso de Engenharia Mecânica do Centro Universitário Ritter dos Reis.

Canoas, RS, 15 de junho de 2023.

Professor e Orientador Adriano Menezes da Silva, Me.
Centro Universitário Ritter dos Reis

Este trabalho é dedicado aos meus avós Paulo Roberto e Rosa Maria, que durante boa parte da minha graduação me dispuseram do seu lar, onde recebi muito amor, carinho e conselhos que levarei para vida. Meu eterno agradecimento a eles.

AGRADECIMENTOS

Agradeço a Deus por me proporcionar viver este momento especial o qual tanto sonhei, por me dar forças nos momentos difíceis e nunca deixar de desistir dos meus objetivos.

À minha família por sempre me apoiar e incentivar a buscar meu crescimento pessoal e profissional, em especial meus pais Flávio e Patricia que sempre foram referência de superação nas adversidades e exemplos de caráter, o que me fez ser quem eu sou hoje. À minha noiva Laura, que sempre me apoiou e suportou nos momentos difíceis durante a graduação e que sempre foi um porto seguro.

Ao meu orientador Professor Adriano Menezes da Silva, que mesmo na sua rotina de compromissos nunca deixou de me ajudar e orientar quando necessário. Muito obrigado!

RESUMO

Os processos produtivos sejam eles qual forem, exigem sempre o maior e melhor aproveitamento de seus recursos. A busca pela melhoria e eficiência é sempre um grande desafio para as empresas em todo o mundo. Com base neste conceito, será analisada uma maneira de obter um melhor aproveitamento e maior produtividade na manufatura de semicondutores, mais especificamente no processamento de *wafers* de Silício, que, na sua estrutura possuem milhares de componentes que compõem um chip de memória. O fluxograma produtivo deste insumo possui diversas etapas devido a sua criticidade e fragilidade e o principal objetivo será eliminar um destes processos. Através deste estudo, será possível comprovar que pode ser eliminado uma etapa deste fluxograma utilizando um equipamento de pulsação a laser chamado *Stealth Dicing*. Durante os experimentos, serão analisadas as características da propagação das trincas geradas pela emissão do laser no Silício e também as características técnicas entre equipamentos *Stealth Dicing* utilizando diferentes parâmetros de processo, como potência do laser, velocidade de avanço e quantidade de passes. Aplicando a otimização de projeto proposta, é possível aumentar a eficiência do processo em até 60% dependendo dos parâmetros escolhidos. Além da *Stealth Dicing*, o equipamento *Backside Grinding* foi analisado tendo em vista o que ambos trabalham em conjunto no processamento do *wafer*. Em 2022 ambos os equipamentos tiveram 97% de disponibilidade produtiva, o que permite viabilizar o estudo proposto.

Palavras-chave: Semicondutores. *Wafer*. Eficiência. Produtividade.

ABSTRACT

The production processes, whatever they may be, always demand the greatest and best use of its resources. The search for improvement and efficiency is always a great challenge for companies around the world. Based on this concept, a way to obtain better use and greater productivity in the manufacture of semiconductors will be analyzed, more specifically in the processing of Silicon wafers, which, in their structure have thousands of components that make up a memory chip. The production flowchart of this input has several stages due to its criticality and fragility and the main objective will be to eliminate one of these processes. Through this study, it will be possible to prove that a step of this flowchart can be eliminated using a laser pulsation equipment called Stealth Dicing. During the experiments, the propagation characteristics of the cracks generated by the emission of the laser in Silicon will be analyzed, as well as the characteristics between Stealth Dicing equipment using different process parameters, such as laser power, advance speed and number of passes. Using the proposed design change, it is possible to increase the process efficiency by up to 60% depending on the chosen parameters. In addition to Stealth Dicing, the Backside Grinding equipment was analyzed considering that both work together in wafer processing. In 2022 both equipment's had 97% production availability, which allows the proposed study to be feasible.

Keywords: Semiconductors. Wafer. Efficiency. Productivity.

LISTA DE ILUSTRAÇÕES

Figura 1 - Primeiro Circuito Integrado..... 21
Figura 2 - Primeiro transistor de contato de ponto..... 22
Figura 3 - Transistor de junção bipolar..... 23
Figura 4 - Esquema ilustrativo da produção do Silício SiGM..... 28
Figura 5 - Silício de grau metalúrgico SiGM..... 28
Figura 6 - Primeira amostra de Silício puro..... 29
Figura 7 - Método puxador Czochralski..... 31
Figura 8 - Silício processado pelo método Czochralski..... 31
Figura 9 - Método Czochralski..... 32
Figura 10 - Polimento e separação dos wafers..... 33
Figura 11 - Ambiente de fabricação do wafer..... 34
Figura 12 - Processo de Deposição..... 35
Figura 13 - Circuito interno de uma memória..... 35
Figura 14 - Processo de fotolitografia..... 36
Figura 15 - Fluxo produtivo Die Preparation..... 39
Figura 16 - Processo de Laminação..... 39
Figura 17 - Remoção do Óxido..... 40
Figura 18 - Stealth Dicing DFL7361..... 41
Figura 19 - Atuação do laser no Silício..... 41
Figura 20 - Vista microscópica Stealth Dicing..... 42
Figura 21 - Contato entre wheel e wafer..... 42
Figura 22 - Grinding wheel..... 43
Figura 23 - Antes e depois do polimento..... 43
Figura 24 - Wheel de polimento..... 44
Figura 25 - Wafer montado no aro..... 45
Figura 26 – Singularização dos chips..... 45
Figura 27 - Vista microscópica após expansão..... 46
Figura 28 - Processo atual x Processo otimizado..... 47
Figura 29 - Stealth Dicing DFL7362..... 47
Figura 30 - Unidade SDE06..... 48
Figura 31 - Unidade SDE51A..... 49
Figura 32 - Comparativo entre unidades SDE..... 49
Figura 33 - Análise da atuação do laser com 3 passes DFL7361..... 51

Figura 34 Propagação das micro trincas..... 51
Figura 35 – Singularização dos chips..... 52
Figura 36 - Análise da atuação do laser com 2 passes DFL7362..... 53
Figura 37 – Propagação das micro trincas..... 53
Figura 38 – Comparação de UPH..... 54
Figura 39 – Lote de wafers LPDRAM..... 55

LISTA DE TABELAS

Tabela 1 – Propriedades físicas e químicas do Silício..... 26

LISTA DE QUADROS

Quadro 1 – Principais tipos de semicondutores 25
Quadro 2 – Classificação de sala limpa..... 34
Quadro 3 – Comparações técnicas entre equipamentos..... 48
Quadro 4 – Parâmetros de processo DFL7361..... 50
Quadro 5 - Parâmetros de processo DFL7362..... 52
Quadro 6 - Análise de custos do produto x etapa..... 55

LISTA DE GRÁFICOS

Gráfico 1 – Valores wafer LPDRAM..... 56
Gráfico 2 – Manutenção Corretiva 2022..... 56
Gráfico 3 – Manutenção Preventiva 2022..... 57
Gráfico 4 – Disponibilidade BG 2022..... 57

LISTA DE SIGLAS

SiGM	Silício de Grau Metalúrgico
SiGS	Silício Grau Solar
SiGE	Silício de Grau Eletrônico
C.I	Circuito Integrado
DAF	Die Attach Film
TTV	Total Thickness Variation
BG	Backside Grinding

SUMÁRIO

1	**INTRODUÇÃO**	**17**
1.1	PROBLEMA DE PESQUISA	17
1.2	DELIMITAÇÃO DA PESQUISA	18
1.3	OBJETIVOS DA PESQUISA	18
1.3.1	**Objetivo geral**	**18**
1.3.2	**Objetivos específicos**	**18**
1.4	JUSTIFICATIVA	19
2	**REVISÃO DE LITERATURA**	20
2.1	CIRCUITO INTEGRADO	20
2.2	TRANSISTOR	21
2.2.1	**Transistor FET**	**23**
2.2.2	**Transistor MOSFET**	**24**
2.3	SEMICONDUTORES	24
2.4	SILÍCIO	26
2.4.1	**Silício de grau metalúrgico SiGM**	**27**
2.4.2	**Silício de grau solar SiGS**	**28**
2.5	PROCESSO DE PURIFICAÇÃO DO SILÍCIO	29
2.5.1	**Processo Siemens**	**29**
2.5.2	**Processo DuPont**	**30**
2.5.3	**Processo Czochralski**	**30**
2.6	PROCESSO PRODUTIVO DO WAFER	32
2.6.1	**Obtenção da areia**	**32**
2.6.2	**Preparação do banho de Silício fundido e formação do lingote**	**32**
2.6.3	**Acabamento do Wafer**	**33**
2.6.4	**Fabricação**	**33**
2.6.5	**Deposição**	**34**
2.6.6	**Fotolitografia**	**35**
2.6.7	**Processo de corrosão**	**36**
3.0	PROCEDIMENTOS METODOLÓGICOS	37
3.1	CARACTERIZAÇÃO DE PESQUISA	37
3.2	TÉCNICAS E INSTRUMENTOS DA COLETA DE DADOS	38
3.2.1	**Definição operacional das variáveis**	**38**

3.3 PROCESSO ATUAL DE PRODUÇÃO..... 38
3.3.1 Laminação..... 39
3.3.2 Pre-Grinding..... 39
3.3.3 Stealth Dicing..... 40
3.3.4 Backside Grinding..... 42
3.3.5 Wafer Mounter..... 44
3.3.6 Wafer Expander..... 45
3.4 SUGESTÃO DE PROCESSO OTIMIZADO..... 46
3.4.1 Características do equipamento Stealth Dicing..... 47
3.4.2 Características da unidade Autofoco..... 48
4 RESULTADOS..... 50
4.1 ANÁLISE E INTERPRETAÇÃO DOS DADOS..... 50
4.1.2 Análise da atuação do laser no Silício DFL7361..... 50
4.1.3 Análise da atuação do laser no Silício DFL7362..... 52
4.1.4 Análise de custo do produto..... 54
4.1.5 Análise dos tempos de manutenção corretiva e preventiva..... 56
5 CONCLUSÃO E SUGESTÕES PARA TRABALHOS FUTUROS.... 58
REFERÊNCIAS..... 59

1 INTRODUÇÃO

“Os dispositivos semicondutores são a base da indústria eletrônica, que é a maior indústria do mundo, com receita mundial de mais de um trilhão de dólares desde 1998”. (Pei; Fischer; Bhagavat e Kassir,2005, p.1140).

Atualmente, a produção de semicondutores vem expandindo cada vez mais no Brasil, o que indica um crescimento na procura por chips fabricados em território nacional por diversas empresas do ramo da eletrônica. Porém, para que um processo de manufatura esteja consolidado e produtivo, é necessário avaliar todas as oportunidades de melhorias para fazer deste o mais rentável e eficiente devido ao seu alto custo.

O processamento de *wafers* é por si só um dos processos mais demorados e complexos dentre todas as etapas da produção de semicondutores. Portanto, pensando nisto, foi desenvolvido o estudo para otimização no fluxograma produtivo deste insumo.

O presente trabalho visa comprovar que é possível otimizar um processo produtivo, eliminando uma das etapas do fluxo de produção através da utilização do equipamento *Stealth Dicing* DFL7362. Testes e experimentos serão realizados a fim evidenciar que a pesquisa possui embasamento para ser aplicada.

1.1 PROBLEMA DE PESQUISA

O ramo de semicondutores, apesar de pouco difundido no Brasil comparado a outros ramos, é um segmento promissor e de muita importância para cadeia de suprimentos eletrônicos na cadeia global. Hoje, todos os utensílios do nosso dia a dia possuem um chip seja na função de memória ou um simples monitoramento de localização.

Desta forma, foi apreciada uma maneira de otimizar um processo produtivo de *wafers* de Silício através da utilização do equipamento *Stealth Dicing* DFL7362 que possui recursos tecnológicos que permitem realizar esta alteração no processo.

Tendo em vista o alto volume de produção e alto valor de recursos investidos na manufatura de semicondutores, o presente trabalho visa responder às seguintes

questões: Como otimizar e eliminar um processo produtivo na singularização de *wafers*? Através de que maneira isso será possível?

1.2 DELIMITAÇÃO DA PESQUISA

Esta pesquisa foi realizada na fábrica da HT Mícron Semicondutores, localizada na cidade de São Leopoldo-RS, através de testes funcionais e obtenção dos resultados esperados para validar o trabalho.

1.3 OBJETIVOS DA PESQUISA

Os objetivos do presente trabalho foram divididos em objetivo geral e objetivos específicos, os quais são apresentados a seguir.

1.3.1 Objetivo geral

Este trabalho tem por objetivo avaliar a eficácia da utilização do equipamento *Stealth Dicing* DFL7362 no processamento dos *wafers* a fim de eliminar o processo de *Pré-Grinding* no equipamento *Backside Grinding*, e com isto obter maior eficiência e redução no tempo de atravessamento dos lotes.

1.3.2 Objetivos específicos

- Analisar as características de atuação do laser no Silício
- Analisar a formação de micro trincas no Silício causadas pela *Stealth Dicing* DFL7361 e DFL7362.
- Comparar as especificações técnicas e de processo em ambos os equipamentos *Stealth Dicing*.
- Análise de custo do *wafer* e disponibilidade de equipamentos produtivos.

1.4 JUSTIFICATIVA

O ramo de semicondutores ainda que pouco conhecido no Brasil, tem um papel fundamental para indústria eletrônica de nosso país. Com o avanço da tecnologia e da Industria 4.0, cada vez mais será notado a presença deste importante segmento em nossas vidas. Cada vez mais são promovidos investimentos em pesquisa e desenvolvimento. (PRODUÇÃO DE COMPONENTES SEMICONDUTORES NO BRASIL, 2021).

Conforme dados fornecidos pela ABISEMI (Associação Brasileira da Indústria de Semicondutores) o ramo de semicondutores no Brasil fatura mais de R$ 3 bilhões por ano gerando mais de 2.500 empregos. Os investimentos em infraestrutura foram cerca de US$ 2,5 bilhões e mais de US$ 100 milhões em atividades de P&D. (PRODUÇÃO DE COMPONENTES SEMICONDUTORES NO BRASIL, 2021).

O wafer é um insumo composto pelo elemento Silício na sua maioria, além de metais, gases e químicos. Na sua superfície estão armazenados milhares de circuitos que juntos compõe uma memória seja ela volátil ou não volátil. (CEITEC, 2023). Até atingir seu processamento final, o wafer atravessa por diversas etapas produtivas que serão abordadas a seguir.

Pensando neste cenário, será abordada uma proposta de melhoria e otimização neste processo que consiste na utilização do equipamento *Stealth Dicing*, sendo este capaz de eliminar um dos fluxos produtivos do *wafer* até então chamado de *Pré-Grinding.*

2 REVISÃO DE LITERATURA

Os conceitos do presente trabalho serão abordados a seguir, para fundamentar e entender a razão pelo qual foi escrito.

2.1 CIRCUITO INTEGRADO

O circuito integrado, também conhecido como C.I é feito a partir de um material semicondutor, e nele são inseridos milhares de componentes como transistores, capacitores, diodos e resistores. Sua invenção permitiu grande aumento no processamento de dados e na velocidade da informação. (LEVADA,2009).

Circuitos integrados são construídos por transistores de efeito de campo (*field efect transistors*- FET) e por metal-oxido semicondutor complementar (*complementary metal-oxide semiconductor* - CMOS). (KOFUJI; ZUFFO E SOARES, 2004).

Jack Kilby, em 1958 foi o criador do primeiro circuito integrado da história. Kilby era Engenheiro Eletricista, trabalhava na Texas Instruments e conseguiu alocar um transistor, três resistores e um capacitor em uma placa de Germânio do tamanho de um clipe de papel. Tudo começou quando Kilby iniciou sua carreira profissional na empresa Centralab, que na época desenvolvia circuitos híbridos. Em 1951 a Centralab comprou a licença para produção de transistores e Kilby era responsável por uma equipe de projetistas que iniciaram seus experimentos cultivando cristais de Germânio para construção dos transistores. (KILBY, 2001).

O conceito do circuito integrado se deu graças ao projeto de miniaturização do transistor, ou seja, alocar mais de um componente numa pequena área de Germânio que na época era o melhor material semicondutor que existia. Kilby utilizou como base o experimento malsucedido do inglês Geoff Dummer no ano de 1956 para pôr em prática seu projeto. Visto que, tanto resistores como diodos e capacitores poderiam ser feitos de material semicondutor, a ideia era cada vez mais viável. Esta ideia inclusive recebeu o nome de *The Monolithic Idea* (A Ideia Monolítica). (KILBY, 2001).

A primeira aplicação do C.I foi um oscilador de mudança de fase em que foi aplicado uma potência de entrada, e na saída apresentou oscilação de 1.3 Mega-Hertz. Apesar da falta de credibilidade e crença da maior parte dos fabricantes de componentes eletrônicos da época, uma virada de chave ocorreu na década de 60,

sendo dois eventos determinantes para o enaltecimento do C.I: A missão Apollo e o míssil Minuteman, ambos para projetos militares. (KILBY, 2001).

A figura 1 ilustra como foi montado o primeiro circuito integrado criado por Kilby.

Figura 1-Primeiro Circuito Integrado



Fonte: Kilby (2001)

Em 1959 na empresa Fairchild Semiconductor, engenheiros e físicos conseguiram evoluir a funcionalidade do circuito integrado. Entre eles estava Robert Noyce, que teve papel importante no desenvolvimento do C.I. Noyce era um ex-funcionário de William Shockley, que anteriormente havia inventado o transistor. A difícil relação entre Shockley e seus funcionários fez com que muitos deles migrassem de empresa e fundassem a Fairchild Semiconductor. (BERLIM,2001).

Na década de 60, o transistor MOS começou a ser comercializado, isso porque já era considerado um dispositivo viável e adequado para a criação de circuitos integrados complexos. Em 1964 a Fairchild Semiconductor introduziu no mercado esse tipo de transistor, que, de certa forma ainda apresentava algumas impurezas que limitavam o seu uso. (KOFUJI; ZUFFO E SOARES,2004).

2.2 TRANSISTOR

Em 1945 no Laboratório Bell inicia-se a pesquisa para obter produtos de estado sólido que substituíssem os tubos à vácuo e relés eletromecânicos. Marvin Kelly, que era vice-presidente da empresa foi um dos personagens principais neste

estudo, visto que sua experiência de guerra foi fundamental neste processo. (RIORDAN; HODDESON; HERRING, 1999).

Muitos outros pesquisadores e físicos participaram da conclusão deste projeto que revolucionou o mundo. Bardeen e Brattain foram os que de fato conseguiram promover o primeiro teste funcional do transistor de contato de ponto, que consistia na utilização de uma gota de eletrólito em uma superfície de Germânio como contato e uma ponta metálica como outro contato. Desta forma, foi possível obter uma amplificação de potência e efeitos de corrente reversa. (RIORDAN; HODDESON; HERRING, 1999).

Inicialmente o nome dado para o transistor foi “tríodo semicondutor”, isto porque as válvulas eram do tipo tríodo e apresentavam o mesmo efeito de amplificação. Posteriormente o nome *transfer resistor* foi utilizado referindo-se à transferência de corrente de um circuito para o outro. (CHIQUITO; LANCIOTTI JUNIOR, 1998).

A figura 2 ilustra como foi concebido o primeiro transistor de contato de ponto no Laboratório Bell.

Figura 2- Primeiro transistor de contato de ponto



Fonte: Riordan, Hoddeson, Herring (1999)

Ainda que este invento fosse um grande avanço no ramo da tecnologia, ele apresentava certa instabilidade e era pouco confiável o que gerou dificuldades na sua aplicação. Somente em 1949 é que William Shockley aperfeiçoou a funcionamento do

transistor. Shockley utilizou a técnica de dopagem do Silício que consiste em adicionar um átomo de determinado elemento na rede homogênea deste, fazendo com que assuma outras características, como a de semicondutora por exemplo. Tal modificação, criou o transistor de junção bipolar com uma camada base tipo p (base), outra camada n (coletora) e uma última camada n (emissora). (CHIQUITO; LANCIOTTI JUNIOR, 1998).

A figura 3 ilustra o modelo teórico de Shockley em relação ao transistor de junção bipolar.

Figura 3 - Transistor de junção bipolar



Fonte: Choquito; Lanciotti Junior (1998)

Este método ganhou força na década de 1950 quando foi inventado o primeiro transistor no Laboratório Bell, que serviria para substituir os tubos de vácuo.

Os transistores possuem algumas características que diferem uns aos outros, de acordo com a sua aplicação.

2.2.1 Transistor FET

O transistor FET na sua estrutura interna possui três dispositivos semicondutores, sendo eles a fonte, dreno e porta (*source, drain e gate*). A condução de corrente percorre um caminho entre a fonte e o dreno, chamado de canal de condução, que basicamente irá ligar ou desligar o dispositivo. O acionamento deste dispositivo pode ser por polaridade n ou p. (PARK, NGUYEN, WOUBIT E KIM, 2014).

- FET tipo n

A tensão aplicada na porta permite a passagem de elétrons da fonte para o dreno. Para que o dispositivo possa ligar, a tensão entre porta-fonte (Vpf) deve superar a tensão limite (Vl). Se esta tensão for positiva, o efeito de carga condutiva aumenta de forma proporcional. Caso uma tensão negativa seja aplicada no portão o canal não irá conduzir. (PARK, NGUYEN, WOUBIT E KIM, 2014).

- FET tipo p

Para o tipo FET, o oposto ocorre. Se aplicada uma tensão negativa no portão, o dispositivo irá ligar/desligar. Neste cenário para ligar o dispositivo a tensão porta-fonte deve ser inferior a tensão limite. (PARK, NGUYEN, WOUBIT E KIM, 2014).

2.2.2 Transistor MOSFET

O transistor de efeito de campo tipo metal óxido-semicondutor teve suas origens em 1926 por Lilienfield, mas somente em 1960 é que ele de fato foi construído. (SONNENBERG E NICOLETT, 2003).

O MOS assim como é conhecido, possui um circuito com quatro terminais, sendo eles a fonte, dreno, porta e substrato. No substrato ainda existe a polarização tipo n (nMOS) e p (pMOS). (SWART, 2006).

2.3 SEMICONDUTORES

Semicondutores são materiais, como Silício, Zinco e Germânio, cuja resistividade elétrica é caracterizada por situar-se entre os materiais bons condutores e isolantes. Um elemento dessa natureza pode atuar como um condutor ou não condutor, dependendo da polaridade da carga aplicada a ele. (CAMPANÁRIO; SILVA; COSTA, 2009). Exemplos básicos de semicondutores são: diodo, circuito integrado e transistores.

Os semicondutores podem ser classificados de acordo com o seu nível de complexidade da sua estrutura interna. O quadro 1 define alguns critérios e características de acordo com a sua aplicação.

Quadro 1- Principais tipos de semicondutores

Tipo	Características
Discretos	Estrutura bastante simples, capazes de executar uma única função (resistores, capacitores etc.)
Integrados	Estrutura complexa, capazes de executar múltiplas funções (microchips). São os componentes que possuem o maior valor adicionado
Optoeletrônicos	Componentes como os usados em telecomunicações.
Sensores	Dispositivos de medição.
Principais tipos de circuitos integrados.	
Analógicos	Componentes que usam sinais analógicos como os amplificadores.
Micrológicos	Componentes como os microprocessadores, microcontroladores e microperiféricos, incluindo também dispositivos programáveis lógicos como CPLDs (Complex Programable Logic Device) e FPGAs(Field Programable Gate Array).
Memórias	Componentes para armazenamento de dados.
ASIC (Application Specific Integrated Circuit)	CI´s de aplicação específica.

Fonte: Campanário; Silva; Costa (2009).

O termo semicondutor foi utilizado pela primeira vez no congresso *Royal Society* em Londres no ano de 1782 por Alessandro Volta, um físico italiano que inventou a pilha voltaica. Posteriormente, o termo se tornou mais utilizado devido ao próprio nome sugerir que um determinado material nem sempre irá conduzir eletricidade, a não ser que este receba um impulso elétrico, térmico, luminoso e magnético para conduzir corrente elétrica (BRUM, 2014).

Conforme Pearson (1955) os primeiros relatos e observações mais significantes relacionados aos semicondutores foram feitos por Michael Faraday em 1833 através da análise de resistência do metal Sulfeto de Prata, que conforme a variação de temperatura que este apresentava, alterava a sua resistência diferenciando-o de outros metais. Posteriormente, um estudo descoberto pelo físico Alexandre Edmond Becquerel em 1839 comprovou que era possível gerar foto voltagem após direcionar uma luz brilhante sobre um eletrodo e um eletrólito, sendo este feito conhecido com o efeito Becquerel.

A produção de semicondutores inicialmente era feita através do Germânio somente, porém este possuía um grande problema que não havia solução para

resolvê-lo na época, que era a corrente reversa excessiva. Posteriormente, o Germânio foi se tornando obsoleto e dando lugar para o Silício que hoje é a principal matéria prima para a produção de dispositivos eletrônicos. (MALVINO; BATES 2019).

2.4 SILÍCIO

O Silício é um elemento químico pertencente ao grupo do Carbono, de símbolo Si, isolado pelo sueco Jöns Jacob Berzelius, em 1824, não é encontrado, normalmente, em estado puro na natureza. (MORI, SANTOS e SOBRAL 2007).

O Silício possui estrutura cristalina semelhante à do diamante com alta dureza e de coloração cinza escuro.

Este sem dúvidas, é o mais importante elemento na indústria dos semicondutores. Suas propriedades e características fazem parte de um casamento perfeito com a tecnologia que podemos presenciar e vivenciar nos dias de hoje. O Silício é um elemento encontrado abundantemente no solo e rochas, mas que precisa passar pelo processo de redução química para que esteja pronto para ser utilizado no seu perfeito estado. Entretanto, para que este elemento se tornasse quem ele é hoje, muitos estudos foram necessários até a comprovação de sua eficiência. A tabela 1 mostra as propriedades físicas e químicas do Silício.

Tabela 1 - Propriedades físicas e químicas do silício

Propriedades físicas e químicas do silício	
Número atômico	14
Peso atômico	28,086
Ponto de fusão	28,086
Ponto de ebulição	2.355°C
Densidade	2,42g/cm3
Estado de oxidação	+4
Configuração eletrônica	2-8-4 ou $1s^2\ 2s^2\ 2p^6 3s^2 3p^6$

Fonte: MORI, SANTOS e SOBRAL (2007).

Serão abordados alguns métodos de obtenção do Silício e seus respectivos processos de fabricação. De acordo com o grau de pureza do Silício, uma classificação é obtida.

2.4.1 Silício de grau metalúrgico SiGM

O Silício de grau metalúrgico (SiGM) é o primeiro processo de purificação do Silício e serve como base para produção de outros tipos de Silício que exigem uma maior pureza, como por e exemplo e Silício de grau solar(SiGS) e Silício de grau eletrônico (SiGE).

O Quartzo é a principal matéria prima para produção do Silício sendo obtivo pela redução carbotérmica, ou seja, em fornos conhecida com Silício de Grau Metalúrgico (SiGM). O Quartzo possui na sua composição química dois átomos de Oxigênio e um átomo de Silício (SiO_2) (MARQUES, 2013). A pureza do SiGM fica em torno de 98% a 99% o que indica que sua aplicação será direcionada para indústria metalúrgica. Sua produção ocorre em fornos com grandes eletrodos. De acordo com (MYRVAGNES, 2008) na purificação final, sua aplicação pode estar destinada a:

- Liga de outros metais, mais comum em Alumínio.
- Matéria prima para indústria química e produção de silicones.
- Industria de semicondutores.

A figura 4 ilustra o funcionamento de um forno de purificação do Silício. Quanto maior a pureza das matérias primas utilizadas, maior a pureza do produto obtido, no caso o Silício.

Figura 4 - Esquema ilustrativo da produção do Silício SiGM



Fonte: Myrvagnes (2008)

A figura 5 ilustra a aparência do SiGM após sua solidificação no processo.

Figura 5- Silício de grau metalúrgico SiGM

Fonte: Instituto de Pesquisas Tecnológicas (2022)

2.4.2 Silício de grau solar SiGS

O Silício de grau solar é obtido através da utilização do Silício de grau metalúrgico, porém com maiores níveis de purificação devido à complexidade deste processo. O principal elemento utilizado nesta purificação é o Quartzo, juntamente com carvão vegetal, coque e madeira. A eficiência deste processo está relacionada à potência gerada nos fornos que podem atingir 1.800°C, bem como o

posicionamento dos eletrodos internamente. (SAMPAIO; AMADO; MARQUES; SOARES, 2019).

2.5 PROCESSO DE PURIFICAÇÃO DO SILÍCIO

A seguir, serão abordados alguns dos principais métodos de purificação do Silício.

2.5.1 Processo Siemens

Em meados de 1950, iniciou-se uma grande corrida e competição baseada nos estudos do Silício. A Siemens e Texas Instruments foram as principais interessadas nas pesquisas e desenvolvimento de purificação do Silício. Mas foi na Siemens que a primeira amostragem de Silício puro foi concebida, através do método Van Arkel que consiste na redução do Silício por Hidrogênio e uma descarga elétrica. (HEYWANG; ZAININGER, 2004).

A figura 6 refere-se à primeira amostra pura de Silício obtida em 1953 no laboratório Siemens.

Figura 6 - Primeira amostra de silício puro



Fonte: Heywang e Zaininger (2004)

Segundo Heywang e Zaininger (2004) em 1940 acreditava-se que o Silício era um semimetal devido a seu brilho metálico e alta condutividade que este apresentava. Tais características nada mais eram porque o elemento ainda era muito impuro, o que o fez parecer com um metal qualquer. Porém, em 1949 Pearson e Bardeen descobriram a transição de alta temperatura do Silício, fazendo com que este assumisse característica semicondutora. Ainda assim, o Germânio era o elemento

mais utilizado nesta época em que as micro-ondas estavam se expandindo e necessitavam de uma frequência de corte mais altas, algo que os tubos cristalinos não podiam fornecer devido às suas limitações. O Germânio apresentava estabilidade em temperaturas até 80°C, o que na época era de extrema importância.

No processo Siemens as barras de Silício que já passaram por um processo de purificação cujo grau de pureza atinge 99,5% são expostas à temperaturas de 1.150°C ao gás triclorossilano, que se decompõe e deposita Silício puro nas barras fazendo com que a pureza atingida chegue à 99,999999% de pureza. A fração de impureza neste método é de uma parte por bilhão e são conhecidos como Silício policristalinos. (CARVALHO; MESQUITA; ROCIO, 2014).

2.5.2 Processo DuPont

Este método consiste na reação do tetracloreto de Silício à temperatura de 950°C, com vapores de Zinco na reação. Porém, este processo foi pouco utilizado pois o Cloreto de Zinco solidifica-se e gera obstrução nas linhas de produção. Por este motivo foi abandonado. (CARVALHO; MESQUITA; ROCIO, 2014).

2.5.3 Processo Czochralski

Criado por Jan Czochralski no ano de 1916, o método que leva seu nome foi criado no laboratório de metalurgia no qual era responsável. Sua função era lidar com a velocidade de cristalização dos metais. Em função da primeira guerra mundial, somente em 1918 é que seu experimento foi publicado. (UECKER, 2014).

O método Czochralski também conhecido como método de puxamento de cristais consiste na obtenção do Silício monocristal. Neste método, é introduzido uma semente cristalina no Silício fundido e simultaneamente é reduzida a sua temperatura para que ocorra a cristalização. A utilização das lâmpadas alógenas é empregada neste processo para auxiliar no aquecimento, visto que a as temperaturas de processamento pelo método Zona Flutuante são limitadas. Após obter o monocristal, é realizado o acabamento do material que envolve corte, desbaste, arredondamento e polimento. Finalmente essas lâminas de monocristal são chamadas de *Wafer.* (MORI; SANTOS; SOBRAL, 2007).

A figura 7 ilustra o funcionamento interno de um forno e a figura 8 ilustra o resultado do processamento do Silício através do método Czochralski ou Puxador Czochralski.

Figura 7 - Método puxador Czochralski



Fonte: Microeletrônica no Brasil (2009)

Figura 8 - Silício processado pelo método Czochralski



Fonte: Avalanche Notícias (2022)

2.6 PROCESSO PRODUTIVO DO *WAFER*

O grande objetivo é agrupar milhares de componentes como transistores, diodos e resistores em uma pequena área capaz de armazenar milhões de informações enquanto em funcionamento ou desligado. (BATES, 2000).

O processo produtivo de *wafers* de Silício é um processo extremamente complexo, que exige diversas técnicas e muita tecnologia além dos elementos químicos e físicos.

A seguir serão descritas todas as etapas do processo produtivo:

2.6.1 Obtenção da areia

A areia para a etapa inicial deve ser uma forma pura e limpa do Silício, e não pode ser extraída de qualquer praia. Conforme Bates (2000) as areias de praias australianas são bastante usadas para esta aplicação.

2.6.2 Preparação do banho de Silício fundido e formação do lingote

A areia recolhida é aquecida a uma temperatura de 1600°C e logo após atingir seu ponto de fusão é adicionada uma semente pura de Silício. A partir deste momento inicia-se o processo chamado de método Czochralski, que anteriormente foi estudado. Os lingotes devem possuir o correto diâmetro para que se possa ter o melhor aproveitamento do material. (BATES, 2000). A figura 9 ilustra internamento o funcionamento do forno de produção do lingote de Silício.

Figura 9 - Método Czochralski



Fonte: DS New Energy (2023)

2.6.3 Acabamento do *wafer*

Nesta etapa, é feito o corte do lingote utilizando serras de diamante e simultaneamente são separadas de acordo com suas espessuras. Posteriormente é feita a etapa de polimento para remover eventuais impurezas dos processos anteriores. Também é aplicado um reagente químico que remove qualquer outro cristal indesejado. (BATES, 2000).

A figura 10 permite visualizar o processo de polimento dos *wafers*.

Figura 10 - Polimento e separação dos wafers

Fonte: Disco (2023)

2.6.4 Fabricação

O local da fabricação dos *wafers* ocorre em um ambiente chamado de sala limpa, cujo controle de partículas é extremamente importante, porque uma simples partícula pode danificar todo o circuito do chip. Normalmente o ambiente possui classificação de 1 a 100.000, onde ambientes classificados como 1 possuem uma partícula por pé cúbico por metro na sua atmosfera e ambientes classificados em 100.000 possuem cem mil partículas por pé cúbico por metro. (ANAPRE, 2009). Para efeito de comparação, uma sala de cirurgia de um hospital tem classificação 100. O quadro 2 ilustra a classificação da sala limpa.

Quadro 2 - Classificação de sala limpa

Classe	Padrão ISO	Limite de Partículas (ft^3)
1	ISO 3	1
10	ISO 4	10
100	ISO 5	100
1.000	ISO 6	1.000
10.000	ISO 7	10.000
100.000	ISO 8	100.000

Fonte: Adaptado de Anapre (2009)

A figura 11 ilustra o interior de uma fábrica de wafers.

Figura 11 - Ambiente de fabricação do wafer

Fonte: Kuka (2020)

2.6.5 Deposição

O processo de deposição é a aplicação de um filme contendo os milhares de circuitos condutores sobre a superfície do *wafe*r. Neste filme estão os transistores, resistores e diodos. (BATES, 2000). A figura 12 ilustra a aplicação do filme sobre o Silício.

Figura 12 - Processo de Deposição



Fonte: Ceitec (2023)

A figura 13 ilustra o circuito interno de uma memória.

Figura 13 - Circuito interno de uma memória



Fonte: electronics hub (2023)

2.6.6 Fotolitografia

O *wafer* passa por um processo de oxidação em um forno de alta temperatura, em torno de 1000°C, fazendo com que uma camada isolante se forme sobre o Silício. A fotolitografia utiliza luz ultravioleta para transferir um determinado padrão de máscara no *wafer*. Esta emissão de luz projetada sobre o *wafer* gera alterações químicas sobre o Silício. O objetivo é transferir para o *wafer* a geometria dos circuitos elétricos. Após este processo, uma camada foto resistente é aplicada sobre *o wafer* protegendo a camada isolante. (BATES, 2000). Na figura 14, o fenômeno da fotolitografia é ilustrado.

Figura 14 - Processo de fotolitografia



Fonte: Power way wafer (2021).

2.6.7 Processo de corrosão

O processo de corrosão tem como objetivo revelar a estrutura do *wafer*, uma vez que sua estrutura está pronta gerando uma camada 3D de canais abertos. Processos de corrosão podem ser a seco e úmido. O processo a seco utiliza gases para definição do padrão do wafer e o processo úmido utiliza banhos químicos para obter o mesmo resultado.

Esta reação química tem como objetivo expor os terminais do chip para que posteriormente seja possível gerar o contato elétrico entre os demais componentes que estarão interligados no substrato.

3 PROCEDIMENTOS METODOLÓGICOS

A metodologia utilizada neste trabalho foi utilizar um equipamento de manufatura mais moderno e com capacidade de suprir uma das etapas produtivas do processo, a fim de comprovar a sua eficácia e ter um melhor aproveitamento no processamento dos *wafers.* Através de amostras produtivas e coleta de dados, será possível fundamentar a argumentação proposta inicialmente.

3.1 CARACTERIZAÇÃO DA PESQUISA

Quanto a área do conhecimento, conforme definidas pelo CNPq (2020), este Trabalho se situa na grande área da Engenharia Mecânica, no ramo de projeto de máquinas, especificamente na área de fundamentos gerais de projeto de máquinas.

Quanto à finalidade, o Trabalho classifica-se como sendo uma pesquisa básica estratégica, uma vez que, conforme Gil (2010), o tipo de pesquisa assim denominado pretende a aquisição de novos conhecimentos direcionados a amplas áreas com vistas à solução de reconhecidos problemas práticos (GIL, 2010, p. 27). O presente trabalho visa aplicar uma melhoria na manufatura de semicondutores, buscando otimizar processo e ter maior produtividade e economia.

Quanto aos métodos empregados, classifica-se a mesma, ainda conforme a subdivisão estabelecida por Gil (2010), referente a natureza dos dados, como uma pesquisa de campo, uma vez que nos interessa neste Trabalho aquela pesquisa onde a coleta dos dados se dará no próprio local onde ocorrem os eventos para os quais se buscam respostas. Quanto ao ambiente em que os dados serão coletados, o trabalho será de campo pois trata-se de pesquisa onde os experimentos irão ocorrer na própria fábrica. Quanto ao grau de controle das variáveis, será uma pesquisa experimental a qual, conforme Gil (2010) é conceituada como “a) Verifica o efeito que uma variável (independente) causa sobre outra (dependente), procurando estabelecer um controle sobre outras variáveis que podem influir no resultado, ou b)”a mesma não possui uma variável independente” (GIL, 2010, p. 28).

Quanto aos objetivos, enquadra-se esta pesquisa dentro do tipo denominado pesquisa exploratória, pois, tendo em vista o que afirma o mesmo autor, este é o tipo em que a maioria das pesquisas realizadas com propósitos acadêmicos, pelo menos num primeiro momento (GIL, 2010, p. 27), o que está em sintonia com o que pretende este Trabalho, uma vez que a pesquisa tem como objetivo demonstrar a possibilidade de melhoria em seu processo produtivo, visto que nunca foi aplicada anteriormente. Ainda dentro desta subdivisão, a coleta de dados se dará através de levantamento de campo, que é descrito por Martins Junior (2008), como Contato maior com a população pesquisada a fim de verificar a ocorrência de algum fenômeno que estaria influenciando sobre a mesma ou a fim de realizar alguma experiência com a sua participação (MARTINS JUNIOR, 2008).

3.2 TÉCNICAS E INSTRUMENTOS DA COLETA DE DADOS

As técnicas e instrumentos para este trabalho serão as seguintes:

- Amostragem de dados;
- Análise da atuação do laser no Silício;
- Análise microscópica de imagens;
- Comparações técnicas entre os equipamentos DFL7361 e DFL7362;

3.2.1 Definição operacional das variáveis

As variáveis serão as seguintes:

- Equipamentos com diferentes unidades de autofoco;
- Pulso do laser com diferentes potências;

3.3 PROCESSO ATUAL DE PRODUÇÃO

Atualmente, o fluxo de produtivo do *wafer* (*Die Preparation*) segue o seguinte fluxograma ilustrado na figura 15.

Figura 15 - Fluxo produtivo Die Preparation



Fonte: Adaptado de Disco

3.3.1 Laminação

O processo de laminação é bem simples, e consiste na aplicação de um filme adesivo conhecido como *tape* que tem a função de proteger a superfície do *wafer*, uma vez que, durante todo o processamento ele fica de cabeça para baixo. Na Figura 16 é possível visualizar um *wafer* com e sem tape.

Figura 16 - Processo de Laminação



Fonte: Do autor

3.3.2 Pre-Grinding

O processo de *Pre-Grinding* resume-se em reduzir a espessura inicial do *wafer,* que quando iniciado seu processamento possui 940 micras de espessura e quando finalizado possui 870 micras, ou seja, uma remoção de 70 micras do seu valor inicial.

Um dos principais motivos desta redução de espessura, é que ocorre a formação de oxido no Silício, dificultando a passagem do laser cujo fenômeno é chamado de refletância. Conforme Meu Dicionário (2023) refletância está definida como: Física relação entre a intensidade de luz que incide em uma superfície e a luminosidade que é por ela refletida.

Outro ponto importante, é que o *Pre-Grinding* ajuda a eliminar as variações de espessura TTV (*Total Thickness Variation*) ao longo da superfície do *wafer*, fazendo com que tenha um processo mais estável quando processado na etapa de *Stealth Dicing.* Na figura 17 é ilustrado o antes e depois da remoção do óxido.

Figura 17 -Remoção do óxido



Fonte: Do Autor

3.3.3 Stealth Dicing

O equipamento utilizado no fluxo atual é a *Stealth Dicing* DFL7361 que tem como principal característica a emissão de um pulso de laser infravermelho capaz de causar micro trincas na camada do Silício ao longo do diâmetro do *wafer*.(KUMAGAI, UCHIYAMA, OHMURA, SUGIURA, ATSUMI E FUKUMITSU, 2007). A figura 18 ilustra como é o equipamento *Stealth Dicing*.

Figura 18 - Stealth Dicing DFL7361

Fonte: Disco (2023)

A atuação do laser no Silício tem a característica ilustrada na figura 19, onde é possível visualizar este fenômeno.

Figura 19 - Atuação do laser no Silício



Fonte: Adaptado de Disco

Na figura 20 é possível verificar a imagem real da atuação do laser na camada de Silício em um *wafer* vista por um microscópio de alta resolução. É possível confirmar a presença das micro trincas ao longo da seção.

Figura 20 - Vista microscópica Stealth Dicing



Fonte: Kumagai, Uchiyama, Ohmura, Sugiura, Atsumi e Fukumitsu (2007)

3.3.4 Backside Grinding

Após finalizar a etapa de *Stealth Dicing*, o processo de *Backside Grinding* tem como função reduzir a maior parte da espessura do *wafer* que nesta etapa está com 840 micra de espessura. A figura 21 mostra o contato entre a *wheel* e o *wafer.*

Figura 21- Contato entre wheel e wafer



Fonte: Disco 2023

O equipamento possui as *grinding wheels* também conhecidas como discos de moagem que são compostas por material abrasivo com diamante na sua estrutura. Durante o processamento, o *wafer* fica fixado por meio de vácuo a uma mesa porosa que rotaciona a uma determinada rotação (varia de acordo com o produto e especificação do fabricante) e simultaneamente a *wheel* também rotaciona no mesmo sentido entrando em contato uma com a outra e iniciando a remoção do material. (PEI;

FISCHER; BHAGAVAT E KASSIR,2005). A figura 22 ilustra as *grinding wheels* de desbaste.

Figura 22 – Grinding wheel

Fonte: Disco 2023

Após finalizar o processo de moagem, é necessário realizar o acabamento da superfície do *wafer* no processo de polimento. Por serem muito abrasivas, as *grinding wheels* deixam marcas em espirais no material e precisam ser eliminadas. Na figura 23 é possível visualizar o antes e depois da etapa de polimento.

Figura 23 - Antes e depois do polimento



Fonte: Do Autor

O polimento remove em torno de 5 micras da espessura do Silício, e para isto, é usado uma *wheel* específica. (PEI; FISCHER; BHAGAVAT E KASSIR,2005). A figura 24 ilustra a *grinding wheel* de polimento.

Figura 24 - Wheel de polimento

Fonte: Disco 2023

3.3.5 Wafer Mounter

A etapa *mounter* é bastante simples e consiste em remover a *tape* de laminação e anexar o *wafer* na DAF(*Die Attach Film*). A DAF é uma fita adesiva que tem por finalidades criar uma camada adesiva entre o chip e o substrato, evitando trincas no componente; aumentar a resistência devido a variação térmica que existem entre os diferentes processos e realizar *stacking* (empilhamento) entre diversos componentes aumentado a densidade do encapsulamento. (MASUKO E TAKEDA, 2017). A figura 25 ilustra como o *wafer* fica montado no aro.

Figura 25 - Wafer montado no aro



Fonte: Do Autor

3.3.6 Wafer Expander

Uma vez que o *wafer* está montado no aro, é realizado o último estágio do processo, chamado de expansão. O objetivo desta etapa é realizar a separação/singularização dos chips no *wafer* para que seja possível a remoção individual nos processos subsequentes. O equipamento posiciona a lâmina de *wafer* em uma mesa redonda fria com temperatura entre 0ºC e -5°C e realiza a primeira expansão. Após, movimenta o *wafer* para uma mesa quente que pode variar entre 200ºC e 250ºC onde ocorre a e retração da DAF para corrigir imperfeições. (DISCO, 2023). Na figura 26 contemplamos o fenômeno da expansão do *wafer*.

Figura 26 – Singularização dos chips



Fonte: Adaptado de Disco (2023)

Na figura 27 é possível visualizar a seção lateral do *wafer* após expandir.

Figura 27 - Vista microscópica após expansão



Fonte: Do autor

3.4 SUGESTÃO DE PROCESSO OTIMIZADO

Conforme análise do capítulo 3.3, compreendeu-se o processo produtivo atual do *wafer*. O objetivo do processo otimizado resume-se em “pular” a etapa de *Pre-Grinding*. Para isto, foi utilizado o equipamento *Stealth Dicing* DFL7362 como base de estudos para tornar a proposta viável. A não utilização do processo de *Pre-Grinding* não é obrigatória, e cabe ao departamento de Engenharia validar esta alteração de processo. A figura 28 ilustra o fluxograma de processo alterado.

Figura 28 - Processo atual x Processo otimizado

Fonte: Adaptado de Disco

A figura 29 ilustra como é o equipamento *Stealth Dicing* DFL7362.

Figura 29 - Stealth Dicing DFL7362

Fonte: Disco (2023)

3.4.1 Características do equipamento *Stealth Dicing*

A nova tecnologia de laser e câmeras do equipamento, permite que simultâneas verificações sejam feitas ao mesmo tempo durante o processamento do *wafer*. Entre tantas vantagens deste equipamento, serão abordados os principais tópicos que diferem a DFL7362 e DFL7361. O quadro 3 indica a as principais especificações técnicas entre os equipamentos.

Quadro 3 - Comparações técnicas entre equipamentos

Equipamento	DFL7361	DFL7362
Potência do Laser	6W	15W
Modelo SDE	SDE06	SDE51A
Velocidade máx. eixo X	1,000 mm/s	2,000 mm/s
Velocidade máx. eixo Y	200 mm/s	300 mm/s

Fonte: Adaptado de Disco (2023)

3.4.2 Características da unidade Autofoco

No equipamento DFL7361 existe apenas um par de lentes que tem as funções de foco, emissão de laser e iluminação. Devido a esta condição, não é possível fazer correções de TTV do *wafer* e emitir o laser ao mesmo tempo. Na figura 30 temos a ilustração da unidade SDE-06 (*Stealth Dicing Engine*).

Figura 30 - Unidade SDE06



Fonte: Adaptado de Disco (2023)

Já no equipamento DFL7362 existe uma unidade SDE multifocal que pode exercer diversas funções ao mesmo tempo, sendo uma delas a correção do TTV e processamento do laser simultaneamente. Outra função é compensação da

refletância gerada pela presença de óxido na parte traseira do *wafer*. A figura 31 ilustra a unidade SDE-51A.

Figura 31 - Unidade SDE51A



Fonte: Adaptado de Disco (2023)

Colocando as duas unidades lado a lado é possível observar as diferenças existentes entre si. Este é o principal motivo que permite “pular” a etapa de *Pre-Grinding.* Na figura 32 temos o comparativo entre as unidades SDE.

Figura 32 - Comparativo entre unidades SDE



Fonte: Adaptado de Disco (2023)

4 RESULTADOS

O objetivo proposto foi fundamentar a teoria a respeito da otimização do processo de *Pre-Grinding* utilizando os recursos da *Stealth Dicing* DFL7362. Um dos principais argumentos para tal sugestão é a economia que se pode obter com a não utilização deste processo, visto que o produto não perde a qualidade e suas características funcionais se mantêm em excelentes condições.

4.1 ANÁLISE E INTERPRETAÇÃO DOS DADOS

4.1.2 Análise da atuação do laser no Silício DFL7361

Observou-se a atuação do laser na camada do Silício em um *wafer* LPDRAM com objetivo de verificar os parâmetros do processo para posteriormente comparar uma mesma amostra no equipamento DFL7362. Foram utilizados os seguintes parâmetros de processo no equipamento DFL7361 conforme o quadro 4.

Quadro 4 - Parâmetros de processo DFL7361

Item	**Spec**	**Condição**			
		Passe 1	**Passe 2**	**Passe 3**	**Passe 4**
Quantidade de Passes	1~10 Passes	Usado	Usado	Usado	Usado
Potência do Laser	0~1.0W	0.0W	0.65W	0.65W	0.65W
Frequência	0~100kHz	0.0kHz	75kHz	75kHz	75kHz
Defocus	0~0.2mm	0.0mm	-0.1715mm	-0.1585mm	-0.1455mm
Velocidade de Avanço	Max. 700mm/s	600mm/s	600mm/s	600mm/s	600mm/s

Fonte: Do Autor

- **Quantidade de passes:** Número de vezes em que o laser percorre as linhas de corte do wafer.
- **Potência do laser:** Potência emitida pelo laser.
- **Frequência:** Frequência de pulsação do laser.
- **Defocus:** Altura do pulso do laser na camada do Silício. Conforme o passe, o defocus altera.

- **Velocidade de avanço:** Velocidade em que a mesa de corte se movimenta.

Analisando a seção cruzada na figura 33, observa-se a seguinte amostragem onde é possível verificar os 3 passes de laser na camada do Silício.

Figura 33 - Análise da atuação do laser com 3 passes DFL7361



Fonte: Do Autor

Na figura 34 observa-se o fenômeno da expansão das micro trincas delimitadas entre as linhas vermelhas.

Figura 34 - Propagação das micro trincas



Fonte: Do Autor

É possível comprovar a presença de micro trincas nos 3 passes ao longo da seção cruzada do Silício. Posteriormente, durante o processo de expansão do wafer

as trincas se propagam pelas linhas de corte (linhas pretas) causando a singularização do chip. A figura 35 ilustra o fenômeno da separação dos chips.

Figura 35 - Singularização dos chips



Fonte: Do Autor

4.1.3 Análise da atuação do laser no Silício DFL7362

Observou-se a atuação do laser na camada do Silício em um wafer LPDRAM no equipamento DFL7362. No quadro 5 constam os parâmetros de processo utilizados no equipamento DFL7362 .

Quadro 5 - Parâmetros de processo DFL7362

Item	**Spec**	**Condição**	
		Passe 1	**Passe 2**
Quantidade de Passes	1~10 Passes	Usado	Usado
Potência do Laser	0~3.0W	2.6W	2.6W
Frequência	0~150kHz	120kHz	120kHz
Defocus	0~0.2mm	-0.1715mm	-0.1455mm
Velocidade de Avanço	Max. 1400mm/s	1100 mm/s	1100 mm/s

Fonte: Do Autor

Analisando a seção cruzada na figura 36, comprova-se os 2 passes de laser na camada do Silício.

Figura 36 - Análise da atuação do laser com 2 passes DFL7362



Fonte: Do Autor

Na figura 37 observa-se o fenômeno da expansão das micro trincas delimitada entre as linhas vermelhas.

Figura 37 - Propagação das micro trincas



Fonte: Do Autor

Observa-se que a característica da atuação do laser é bem similar nas duas amostragens, porém os parâmetros de processo possuem diferentes valores de potência e quantidade de passes conforme indicam os quadros 4 e 5. Sendo assim, é possível obter um melhor UPH no equipamento DFL7362, podendo atingir uma eficiência 60% maior em relação ao equipamento DFL7361. A figura 38 expõe a comparação do UPH em ambos os equipamentos.

Figura 38 - Comparação de UPH



Fonte: Adaptado de Disco

4.1.4 Análise de custo do produto

Analisou-se o valor unitário do *wafer* de LPDRAM (*Low Power Data Rate Access Memory*) e o valor agregado estimado que este produto detém considerando um lote de 15 lâminas, conforme indicado na figura 39.

Figura 39 - Lote de wafers LPDRAM



Fonte: Do Autor

No quadro 6 foram especificados e estimados os valores aproximados de uma produção de 15 *wafers* LPDRAM.

Quadro 6 - Análise de custos do produto x etapa

Wafer LPDRAM	
Valor do Wafer (1un)	R$ 22.816,04
Valor de um lote (15 un)	R$ 352.015,80
Valor unitário por chip	R$ 9,86
Quantidade de chip por lâmina (un)	2.314
UPH *Backside Grinding* (unidades de chip por hora)	35.701
Wafers por Hora (un)	15

Fonte: Do Autor

No gráfico 1 foram ilustrados os valores a nível de comparação entre um lote, um *wafer* e um chip.

Gráfico 1- Valores *wafer* LPDRAM



Fonte: Do Autor

4.1.5 Análise dos tempos de manutenção corretiva e preventiva

Analisados os tempos de parada do equipamento *Backside Grinding* durante o ano de 2022, com o objetivo de obter tempos reais em que o recurso está disponível para produção. Conforme o gráfico 2, nota-se que a perda diária de manutenção corretiva é considerada baixa, ficando em torno de 26 minutos.

Gráfico 2- Manutenção Corretiva BG 2022



Fonte: Do Autor

Além do tempo de manutenção corretiva, analisou-se o tempo de manutenção preventiva do equipamento *Backside Grinding*, o que indica aproximadamente doze horas mensais conforme indicado gráfico 3.

Gráfico 3 - Manutenção Preventiva BG 2022



Fonte: Do Autor

O levantamento dos tempos de manutenção preventiva e corretiva foram feitos com o objetivo de analisar a disponibilidade do equipamento BG durante o ano de 2022. A disponibilidade ficou em torno de 97% e pode ser observada no gráfico 4.

Gráfico 4 - Disponibilidade BG 2022



Fonte: Do Autor

5 CONCLUSÃO E SUGESTÕES PARA TRABALHOS FUTUROS

Diante das evidências teóricas e práticas, atingiu-se o objetivo proposto deste trabalho que era fundamentar a possibilidade de otimização do processo produtivo do *wafer*, considerando tempo de atravessamento de lotes e ganho econômico no processo. Durante a revisão bibliográfica observou-se uma grande evolução na produção de semicondutores e na tecnologia de manufatura, o que impulsionou ainda mais a execução deste trabalho até atingir os objetivos propostos.

As análises de atuação do laser no Silício foram satisfatórias e observou-se similaridade na característica de propagação das micro trincas causadas pelo laser em ambos os equipamentos *Stealth Dicing*. O diferencial está nos recursos disponíveis de cada equipamento, que apesar de realizarem a mesma função, possuem tecnologias diferentes no seu sistema SDE (*Stealth Dicing Engine*).

Levando em consideração as variáveis de custo do produto, é evidente que o valor de processamento de um lote possui elevado valor agregado. Se considerarmos o mesmo lote que anteriormente seguia o fluxo produtivo normal e hoje segue o fluxo produtivo otimizado, teremos um ganho de 1 hora de recurso disponível no equipamento *Backside Grinding* para produção de outro tipo de *wafer*. Além disso, é possível atingir uma eficiência 60% maior utilizando o equipamento *Stealth Dicing* DFL7362, o que aumenta ainda mais a capacidade produtiva deste processo.

Fica a ressalva de que esta implementação requer aprovação dos demais departamentos, como Engenharia e Qualidade por exemplo. Além disso, toda e qualquer alteração de processo requer aprovação dos clientes da HT Micron.

Como sugestão para trabalhos futuros, recomenda-se a ampliação da aplicação deste projeto nos demais produtos que hoje são produzidos na empresa HT Micron, considerando as mesmas variáveis já fundamentadas no presente estudo. O projeto proposto foi uma pequena contribuição para agregar informações e detalhes deste ramo tão surpreendente.

REFERÊNCIAS

Anapre, 2023. Acessado em 2 de abril de 2023. Disponível em: http://www.anapre.org.br/boletim_tecnico/edicao11.asp

Avalanche Notícias, 2022. Acessado em 2 de junho de 2023. Disponível em: https://avalanchenoticias.com.br/noticias-e-analises-financeiras/sumco-fabricante-japonesa-de-wafer-de-silicio-deve-investir-us-2-bilhoes-para-aumentar-a-producao/amp/

BATES, Seth. **Silicon Wafer Processing.** Disponível em: https://studylib.net/doc/18793768/silicon-wafer-processing

BRUM, José Antônio. **História dos Semicondutores.** Disponível em: https://sites.ifi.unicamp.br/brum/files/2014/01/FI_JAB_1s2012_P1_Ch2_Historia.pdf

CAMPANÁRIO, Milton de Abreu; SILVA, Marcello Muniz e COSTA, Thiago Ribeiro. **Política Industrial de Apoio ao Desenvolvimento da Indústria Brasileira de Semicondutores.** Disponível em: https://dialnet.unirioja.es/servlet/articulo?codigo=3998842

CARVALHO, Pedro Sérgio Landim; MESQUITA, Pedro Paulo Dias; ROCIO, Marco Aurélio Ramalho. **A rota metalúrgica de produção de silício grau solar: uma oportunidade para a indústria brasileira?** Disponível em: https://web.bndes.gov.br/bib/jspui/bitstream/1408/2901/1/A%20rota%20metal%c3%bargica%20de%20produ%c3%a7%c3%a3o%20de%20sil%c3%adcio%20grau%20solar.pdf

CHIQUITO, Adenilson J; LANCIOTTI JUNIOR, Francesco. **O Transistor, 50 anos.** Disponível em: http://sbfisica.org.br/rbef/pdf/v20_309.pdf

Ceitec, 2023. Acessado em 21de março de 2023. Disponível em: http://www.ceitec-sa.com/pt/Paginas/fabricaceitec.aspx

DISCO, 2023. Acessado em 12 de abril de 2023. Disponível em : https://disco.co.jp/eg/products/separator/dds2300.html

Electronics Hub, 2023. Acessado em 17 de março de 2023. Disponível em: https://www.electronicshub.org/ic-741-op-amp-basics/

HEYWANG, Walter e ZAININGER. **Silicon: The Semiconductor Material.** Disponível em: https://link.springer.com/chapter/10.1007/978-3-662-09897-4_2

HORIBA. **Litography.** Disponível em: https://www.horiba.com/int/semiconductor/process/lithography/

KILBY, Jack St. Clair. **Turning Potential into Realities: The Invention of the Integrated Circuit (Nobel Lecture).** Disponível em: https://chemistry-

europe.onlinelibrary.wiley.com/doi/full/10.1002/1439-7641%2820010917%292%3A8/9%3C482%3A%3AAID-CPHC482%3E3.0.CO%3B2-Y

KOFUJI, Sérgio Takeo; ZUFFO, João Antônio e SOARES, João Navarro. **Circuitos Integrados CMOS.** Disponível em: https://www.lsi.usp.br/~roseli/www/psi2307_2004-Teoria-8-CMOS.pdf

KUMAGAI, Masayoshi; UCHIYAMA, Naoki; OHMURA, Etusji; SUGIURA, Ryuji ATSUMI, Kazuhiro E FUKUMITSU, Kenshi**. Advanced Dicing Technology for Semiconductor Wafer-Stealth Dicing.** Disponível em: https://ieeexplore.ieee.org/abstract/document/4285830

LEVADA, Celso Luís e LEVADA, Miriam de Magalhaes Oliveira. **O CINQÜENTENÁRIO DA INVENÇÃO DO CHIP.** Disponível em: https://www.conhecer.org.br/enciclop/2009B/o%20cinquentenario.pdf

MALVINO, Albert e BATES, David. **Eletrônica Volume 1.** Disponível em: https://d1wqtxts1xzle7.cloudfront.net/60807711/Eletronica_Vol_1_-_8Ed_Malvino20191005-91745-vpvzmg-with-cover-page-v2.pdf?Expires=1665709995&Signature=PuipL7TeC4dtbECs4bmoAtKK6M8qpftMWAmJjNf2DECtvoWfXWqwGaxouD4Fo3PknsxqlBXob-zNGprOu8-DC~i8DMRz41JoxcVkLATnpkfjKly~PC9HhbU44yTARls-nPVJGq9o3MACQR-2Snogse1Zx6SYVy1zdp99pxTgXkASA8TnjQzEoaXCbzc0ZV5mcQgjfucbKA01mEFhIA35DUUnsMOe0KfkHjIeuPZTLTvTH71sbXIUr614EAFDc2xRtltfOQ5RBwGZS9sW~-J7dvxO2sbn~fcxyyDnsOUmORwrpnMwZv7WSrLyQaxK8771RLbt6k6ZEfi22AfWuCY0Vw__&Key-Pair-Id=APKAJLOHF5GGSLRBV4ZA

Meu Dicionário, 2023. Acessado em 20 de março de 2023. Disponível em: https://www.meudicionario.org/reflet%C3%A2ncia

MORI, Vânia; SANTOS, Ronaldo Luiz Correa e SOBRAL, Luiz Gonzaga Santos. **Metalurgia do silício: processo de obtenção e impactos ambientais**. Disponível em: http://mineralis.cetem.gov.br/bitstream/cetem/328/1/sta-41.pdf

MYRVAGNES, Viktor. **Analyses and Characterization of Fossil Carbonaceous Materials for Silicon Production.** Disponível em: https://ntnuopen.ntnu.no/ntnu-xmlui/handle/11250/248717

PARK Jeho; NGUYENA Hoang Hiep, WOUBITC Abdela e KIM Moonil. **Applications of Field-Effect Transistor (FET)-Type Biosensors.** Disponível em: https://koreascience.kr/article/JAKO201416760764236.pdf

PEARSON, Gerald L. **History of Semiconductor Research**.**1955.** Disponível em: https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4055359

PEIA, Z.J.; FISHER, Graham R.; BHAGAVAT, Milind; KASSIR, S. **A grinding-based manufacturing method for silicon wafers: an experimental investigation.** Disponível em:

https://www.sciencedirect.com/science/article/abs/pii/S0890695504003244?via%3Dihub

Power Way Wafer, 2023. Acessado em 7 de março de 2023. Disponível em: https://www.powerwaywafer.com/pt/wafer-processing.html

Produção de componentes semicondutores no Brasil, 2023. Acessado em 24 de maio de 2023. Disponível em: https://www.gov.br/produtividade-e-comercio-exterior/pt-br/ambiente-de-negocios/competitividade-industrial/setor-automotivo/PlanoBrasilSemicondutores.pdf

RIBEIRO, Wallas dos Santos. **SEMICONDUTORES: UM PANORAMA GERAL COM ÊNFASE NA PURIFICAÇÃO DO SILÍCIO.** Disponível em: https://repositorio.faema.edu.br/bitstream/123456789/445/1/RIBEIRO%2c%20W.%20S.%20-%20SEMICONDUTORES..%20UM%20PANORAMA%20GERAL%20COM%20%c3%8aNFASE%20NA%20PURIFICA%c3%87%c3%83O%20DO%20SIL%c3%8dCIO.pdf

RIORDAN, Michael; HODDESON, Lillian; HERRING, Conyers. **The invention of the transistor.** Disponível em: https://link.springer.com/chapter/10.1007/978-1-4612-1512-7_37

SONNENBERG, Victor ; NICOLETT, Aparecido**. Transistores Mosfets Fabricados Na Tecnologia De Silício Sobre Isolante – Soimosfet: A Caminho Do Futuro.** Disponível em: http://bt.fatecsp.br/system/articles/59/original/3victor.pdf

SWART, Jacobus. **O Transistor de Efeito de Campo Metal-Óxido-Semicondutor MOSFET.** Disponível em: https://www.ccs.unicamp.br/cursos/fee107/download/cap06.pdf

TAKEDA, Shinji., MASUKO, Takashi**. Materials for Advanced Packaging**. Disponível em: https://doi.org/10.1007/978-3-319-45098-8_11

UECKER, Reinhard. **The Historical Development of the Czochralski Method**. Disponível em: https://www.sciencedirect.com/science/article/pii/S0022024813008579